================================================================ == Vivado HLS Report for 'matrix_mult' ================================================================ * Date: Mon Mar 19 10:10:07 2018 * Version: 2017.4 (Build 2086221 on Fri Dec 15 21:13:33 MST 2017) * Project: matrix_mult * Solution: solution4 * Product family: zynq * Target device: xc7z020clg484-1 ================================================================ == Performance Estimates ================================================================ + Timing (ns): * Summary: +--------+-------+----------+------------+ | Clock | Target| Estimated| Uncertainty| +--------+-------+----------+------------+ |ap_clk | 10.00| 8.75| 1.25| +--------+-------+----------+------------+ + Latency (clock cycles): * Summary: +-----+-----+-----+-----+---------+ | Latency | Interval | Pipeline| | min | max | min | max | Type | +-----+-----+-----+-----+---------+ | 194| 194| 194| 194| none | +-----+-----+-----+-----+---------+ + Detail: * Instance: N/A * Loop: +--------------------------------+-----+-----+----------+-----------+-----------+------+----------+ | | Latency | Iteration| Initiation Interval | Trip | | | Loop Name | min | max | Latency | achieved | target | Count| Pipelined| +--------------------------------+-----+-----+----------+-----------+-----------+------+----------+ |- memcpy.tempA.A | 33| 33| 3| 1| 1| 32| yes | |- memcpy.tempB.B | 33| 33| 3| 1| 1| 32| yes | |- matrix_mult__outer_loop | 38| 38| 23| 16| 1| 2| yes | |- memcpy.result.tempResult.gep | 33| 33| 3| 1| 1| 32| yes | +--------------------------------+-----+-----+----------+-----------+-----------+------+----------+ ================================================================ == Utilization Estimates ================================================================ * Summary: +-----------------+---------+-------+--------+-------+ | Name | BRAM_18K| DSP48E| FF | LUT | +-----------------+---------+-------+--------+-------+ |DSP | -| -| -| -| |Expression | -| 192| 0| 3896| |FIFO | -| -| -| -| |Instance | 4| -| 716| 998| |Memory | 6| -| 0| 0| |Multiplexer | -| -| -| 1264| |Register | -| -| 5740| -| +-----------------+---------+-------+--------+-------+ |Total | 10| 192| 6456| 6158| +-----------------+---------+-------+--------+-------+ |Available | 280| 220| 106400| 53200| +-----------------+---------+-------+--------+-------+ |Utilization (%) | 3| 87| 6| 11| +-----------------+---------+-------+--------+-------+ + Detail: * Instance: +------------------------------+----------------------------+---------+-------+-----+-----+ | Instance | Module | BRAM_18K| DSP48E| FF | LUT | +------------------------------+----------------------------+---------+-------+-----+-----+ |matrix_mult_AXILiteS_s_axi_U |matrix_mult_AXILiteS_s_axi | 0| 0| 150| 232| |matrix_mult_gmem_m_axi_U |matrix_mult_gmem_m_axi | 4| 0| 566| 766| +------------------------------+----------------------------+---------+-------+-----+-----+ |Total | | 4| 0| 716| 998| +------------------------------+----------------------------+---------+-------+-----+-----+ * DSP48: N/A * Memory: +--------------+-------------------+---------+---+----+------+-----+------+-------------+ | Memory | Module | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks| +--------------+-------------------+---------+---+----+------+-----+------+-------------+ |tempA_U |matrix_mult_tempA | 2| 0| 0| 64| 32| 1| 2048| |tempB_U |matrix_mult_tempA | 2| 0| 0| 64| 32| 1| 2048| |tempResult_U |matrix_mult_tempA | 2| 0| 0| 64| 32| 1| 2048| +--------------+-------------------+---------+---+----+------+-----+------+-------------+ |Total | | 6| 0| 0| 192| 96| 3| 6144| +--------------+-------------------+---------+---+----+------+-----+------+-------------+ * FIFO: N/A * Expression: +-----------------------------------+----------+-------+---+----+------------+------------+ | Variable Name | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1| +-----------------------------------+----------+-------+---+----+------------+------------+ |grp_fu_1456_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1461_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1466_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1471_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1476_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1481_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1486_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1491_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1496_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1501_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1506_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1511_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1516_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1521_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1526_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1531_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1536_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1541_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1546_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1551_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1556_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1561_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1566_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1571_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1576_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1581_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1586_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1591_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1596_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1601_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1606_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1611_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1616_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1621_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1626_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1631_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1636_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1641_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1646_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1651_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1656_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1661_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1666_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1671_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1676_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1681_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1686_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1691_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1696_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1701_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1706_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1711_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1716_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1721_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1726_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1731_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1736_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1741_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1746_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1751_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1756_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1761_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1766_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1771_p2 | * | 3| 0| 20| 32| 32| |grp_fu_2032_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2038_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2044_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2050_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2056_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2062_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2068_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2074_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2080_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2086_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2092_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2098_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2104_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2110_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2116_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2122_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2128_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2134_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2140_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2146_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2152_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2158_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2164_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2170_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2176_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2182_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2188_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2194_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2200_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2206_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2212_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2218_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2288_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2294_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2300_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2306_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2312_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2318_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2324_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2330_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2336_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2342_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2348_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2354_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2360_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2366_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2372_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2378_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2416_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2422_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2428_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2434_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2440_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2446_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2452_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2458_p2 | + | 0| 0| 32| 32| 32| |i_1_3_fu_2988_p2 | + | 0| 0| 13| 3| 4| |indvar_next1_1_fu_2614_p2 | + | 0| 0| 15| 2| 7| |indvar_next2_1_fu_3015_p2 | + | 0| 0| 15| 2| 7| |indvar_next_1_fu_2568_p2 | + | 0| 0| 15| 2| 7| |ap_block_pp0_stage0_11001 | and | 0| 0| 8| 1| 1| |ap_block_pp1_stage0_11001 | and | 0| 0| 8| 1| 1| |ap_block_pp3_stage0_11001 | and | 0| 0| 8| 1| 1| |ap_block_state10_pp0_stage0_iter1 | and | 0| 0| 8| 1| 1| |ap_block_state20_pp1_stage0_iter1 | and | 0| 0| 8| 1| 1| |ap_block_state81_io | and | 0| 0| 8| 1| 1| |exitcond2_fu_2654_p2 | icmp | 0| 0| 11| 4| 5| |exitcond3_fu_2562_p2 | icmp | 0| 0| 11| 7| 8| |exitcond4_fu_2608_p2 | icmp | 0| 0| 11| 7| 8| |exitcond5_fu_2994_p2 | icmp | 0| 0| 11| 7| 8| |indvar_next1_s_fu_2638_p2 | or | 0| 0| 13| 6| 1| |indvar_next2_s_fu_3004_p2 | or | 0| 0| 13| 6| 1| |indvar_next_s_fu_2592_p2 | or | 0| 0| 13| 6| 1| |tmp_2_1_fu_2748_p2 | or | 0| 0| 13| 6| 4| |tmp_2_2_fu_2828_p2 | or | 0| 0| 13| 6| 5| |tmp_2_3_fu_2908_p2 | or | 0| 0| 13| 6| 5| |tmp_8_0_0_1_fu_2688_p2 | or | 0| 0| 13| 6| 2| |tmp_8_0_0_2_fu_2698_p2 | or | 0| 0| 13| 6| 2| |tmp_8_0_0_3_fu_2708_p2 | or | 0| 0| 13| 6| 3| |tmp_8_0_0_4_fu_2718_p2 | or | 0| 0| 13| 6| 3| |tmp_8_0_0_5_fu_2728_p2 | or | 0| 0| 13| 6| 3| |tmp_8_0_0_6_fu_2738_p2 | or | 0| 0| 13| 6| 3| |tmp_8_0_0_s_fu_2677_p2 | or | 0| 0| 13| 6| 1| |tmp_8_1_0_1_fu_2768_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_2_fu_2778_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_3_fu_2788_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_4_fu_2798_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_5_fu_2808_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_6_fu_2818_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_s_fu_2758_p2 | or | 0| 0| 13| 6| 4| |tmp_8_2_0_1_fu_2848_p2 | or | 0| 0| 13| 6| 5| |tmp_8_2_0_2_fu_2858_p2 | or | 0| 0| 13| 6| 5| |tmp_8_2_0_3_fu_2868_p2 | or | 0| 0| 13| 6| 5| |tmp_8_2_0_4_fu_2878_p2 | or | 0| 0| 13| 6| 5| |tmp_8_2_0_5_fu_2888_p2 | or | 0| 0| 13| 6| 5| |tmp_8_2_0_6_fu_2898_p2 | or | 0| 0| 13| 6| 5| |tmp_8_2_0_s_fu_2838_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_1_fu_2928_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_2_fu_2938_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_3_fu_2948_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_4_fu_2958_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_5_fu_2968_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_6_fu_2978_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_s_fu_2918_p2 | or | 0| 0| 13| 6| 5| |ap_enable_pp0 | xor | 0| 0| 8| 1| 2| |ap_enable_pp1 | xor | 0| 0| 8| 1| 2| |ap_enable_pp2 | xor | 0| 0| 8| 1| 2| |ap_enable_pp3 | xor | 0| 0| 8| 1| 2| |ap_enable_reg_pp0_iter1 | xor | 0| 0| 8| 2| 1| |ap_enable_reg_pp1_iter1 | xor | 0| 0| 8| 2| 1| |ap_enable_reg_pp2_iter1 | xor | 0| 0| 8| 2| 1| |ap_enable_reg_pp3_iter1 | xor | 0| 0| 8| 2| 1| +-----------------------------------+----------+-------+---+----+------------+------------+ |Total | | 192| 0|3896| 4096| 4044| +-----------------------------------+----------+-------+---+----+------------+------------+ * Multiplexer: +-----------------------------------+-----+-----------+-----+-----------+ | Name | LUT | Input Size| Bits| Total Bits| +-----------------------------------+-----+-----------+-----+-----------+ |ap_NS_fsm | 329| 74| 1| 74| |ap_enable_reg_pp0_iter1 | 9| 2| 1| 2| |ap_enable_reg_pp0_iter2 | 9| 2| 1| 2| |ap_enable_reg_pp1_iter1 | 9| 2| 1| 2| |ap_enable_reg_pp1_iter2 | 9| 2| 1| 2| |ap_enable_reg_pp2_iter1 | 15| 3| 1| 3| |ap_enable_reg_pp3_iter1 | 9| 2| 1| 2| |ap_enable_reg_pp3_iter2 | 9| 2| 1| 2| |ap_phi_mux_i_phi_fu_1429_p4 | 9| 2| 4| 8| |ap_phi_mux_indvar9_phi_fu_1417_p4 | 9| 2| 7| 14| |ap_phi_mux_indvar_phi_fu_1405_p4 | 9| 2| 7| 14| |ap_sig_ioackin_gmem_ARREADY | 9| 2| 1| 2| |ap_sig_ioackin_gmem_AWREADY | 9| 2| 1| 2| |ap_sig_ioackin_gmem_WREADY | 9| 2| 1| 2| |gmem_ARADDR | 15| 3| 32| 96| |gmem_blk_n_AR | 9| 2| 1| 2| |gmem_blk_n_AW | 9| 2| 1| 2| |gmem_blk_n_B | 9| 2| 1| 2| |gmem_blk_n_R | 9| 2| 1| 2| |gmem_blk_n_W | 9| 2| 1| 2| |i_reg_1425 | 9| 2| 4| 8| |indvar1_reg_1437 | 9| 2| 7| 14| |indvar9_reg_1413 | 9| 2| 7| 14| |indvar_reg_1401 | 9| 2| 7| 14| |tempA_address0 | 89| 18| 6| 108| |tempA_address1 | 89| 18| 6| 108| |tempB_address0 | 153| 34| 6| 204| |tempB_address1 | 153| 34| 6| 204| |tempResult_address0 | 89| 18| 6| 108| |tempResult_address1 | 89| 18| 6| 108| |tempResult_d0 | 27| 5| 32| 160| |tempResult_d1 | 27| 5| 32| 160| +-----------------------------------+-----+-----------+-----+-----------+ |Total | 1264| 272| 191| 1447| +-----------------------------------+-----+-----------+-----+-----------+ * Register: +-------------------------------------+----+----+-----+-----------+ | Name | FF | LUT| Bits| Const Bits| +-------------------------------------+----+----+-----+-----------+ |A1_reg_3043 | 29| 0| 29| 0| |B3_reg_3038 | 29| 0| 29| 0| |ap_CS_fsm | 73| 0| 73| 0| |ap_enable_reg_pp0_iter0 | 1| 0| 1| 0| |ap_enable_reg_pp0_iter1 | 1| 0| 1| 0| |ap_enable_reg_pp0_iter2 | 1| 0| 1| 0| |ap_enable_reg_pp1_iter0 | 1| 0| 1| 0| |ap_enable_reg_pp1_iter1 | 1| 0| 1| 0| |ap_enable_reg_pp1_iter2 | 1| 0| 1| 0| |ap_enable_reg_pp2_iter0 | 1| 0| 1| 0| |ap_enable_reg_pp2_iter1 | 1| 0| 1| 0| |ap_enable_reg_pp3_iter0 | 1| 0| 1| 0| |ap_enable_reg_pp3_iter1 | 1| 0| 1| 0| |ap_enable_reg_pp3_iter2 | 1| 0| 1| 0| |ap_reg_ioackin_gmem_ARREADY | 1| 0| 1| 0| |ap_reg_ioackin_gmem_AWREADY | 1| 0| 1| 0| |ap_reg_ioackin_gmem_WREADY | 1| 0| 1| 0| |ap_reg_pp0_iter1_exitcond3_reg_3066 | 1| 0| 1| 0| |ap_reg_pp0_iter1_indvar_reg_1401 | 7| 0| 7| 0| |ap_reg_pp1_iter1_exitcond4_reg_3085 | 1| 0| 1| 0| |ap_reg_pp1_iter1_indvar9_reg_1413 | 7| 0| 7| 0| |ap_reg_pp2_iter1_exitcond2_reg_3744 | 1| 0| 1| 0| |ap_reg_pp3_iter1_exitcond5_reg_4107 | 1| 0| 1| 0| |exitcond2_reg_3744 | 1| 0| 1| 0| |exitcond3_reg_3066 | 1| 0| 1| 0| |exitcond4_reg_3085 | 1| 0| 1| 0| |exitcond5_reg_4107 | 1| 0| 1| 0| |gmem_addr_1_reg_3060 | 29| 0| 32| 3| |gmem_addr_reg_3054 | 29| 0| 32| 3| |i_1_3_reg_4102 | 4| 0| 4| 0| |i_reg_1425 | 4| 0| 4| 0| |indvar1_reg_1437 | 7| 0| 7| 0| |indvar9_reg_1413 | 7| 0| 7| 0| |indvar_next1_1_reg_3089 | 7| 0| 7| 0| |indvar_next_1_reg_3070 | 7| 0| 7| 0| |indvar_reg_1401 | 7| 0| 7| 0| |reg_1448 | 32| 0| 32| 0| |reg_1452 | 32| 0| 32| 0| |reg_1776 | 32| 0| 32| 0| |reg_1780 | 32| 0| 32| 0| |reg_1784 | 32| 0| 32| 0| |reg_1788 | 32| 0| 32| 0| |reg_1792 | 32| 0| 32| 0| |reg_1796 | 32| 0| 32| 0| |reg_1800 | 32| 0| 32| 0| |reg_1804 | 32| 0| 32| 0| |reg_1808 | 32| 0| 32| 0| |reg_1812 | 32| 0| 32| 0| |reg_1816 | 32| 0| 32| 0| |reg_1820 | 32| 0| 32| 0| |reg_1824 | 32| 0| 32| 0| |reg_1828 | 32| 0| 32| 0| |reg_1832 | 32| 0| 32| 0| |reg_1836 | 32| 0| 32| 0| |reg_1840 | 32| 0| 32| 0| |reg_1844 | 32| 0| 32| 0| |reg_1848 | 32| 0| 32| 0| |reg_1852 | 32| 0| 32| 0| |reg_1856 | 32| 0| 32| 0| |reg_1860 | 32| 0| 32| 0| |reg_1864 | 32| 0| 32| 0| |reg_1868 | 32| 0| 32| 0| |reg_1872 | 32| 0| 32| 0| |reg_1876 | 32| 0| 32| 0| |reg_1880 | 32| 0| 32| 0| |reg_1884 | 32| 0| 32| 0| |reg_1888 | 32| 0| 32| 0| |reg_1892 | 32| 0| 32| 0| |reg_1896 | 32| 0| 32| 0| |reg_1900 | 32| 0| 32| 0| |reg_1904 | 32| 0| 32| 0| |reg_1908 | 32| 0| 32| 0| |reg_1912 | 32| 0| 32| 0| |reg_1916 | 32| 0| 32| 0| |reg_1920 | 32| 0| 32| 0| |reg_1924 | 32| 0| 32| 0| |reg_1928 | 32| 0| 32| 0| |reg_1932 | 32| 0| 32| 0| |reg_1936 | 32| 0| 32| 0| |reg_1940 | 32| 0| 32| 0| |reg_1944 | 32| 0| 32| 0| |reg_1948 | 32| 0| 32| 0| |reg_1952 | 32| 0| 32| 0| |reg_1956 | 32| 0| 32| 0| |reg_1960 | 32| 0| 32| 0| |reg_1964 | 32| 0| 32| 0| |reg_1968 | 32| 0| 32| 0| |reg_1972 | 32| 0| 32| 0| |reg_1976 | 32| 0| 32| 0| |reg_1980 | 32| 0| 32| 0| |reg_1984 | 32| 0| 32| 0| |reg_1988 | 32| 0| 32| 0| |reg_1992 | 32| 0| 32| 0| |reg_1996 | 32| 0| 32| 0| |reg_2000 | 32| 0| 32| 0| |reg_2004 | 32| 0| 32| 0| |reg_2008 | 32| 0| 32| 0| |reg_2012 | 32| 0| 32| 0| |reg_2016 | 32| 0| 32| 0| |reg_2020 | 32| 0| 32| 0| |reg_2024 | 32| 0| 32| 0| |reg_2028 | 32| 0| 32| 0| |reg_2224 | 32| 0| 32| 0| |reg_2228 | 32| 0| 32| 0| |reg_2232 | 32| 0| 32| 0| |reg_2236 | 32| 0| 32| 0| |reg_2240 | 32| 0| 32| 0| |reg_2244 | 32| 0| 32| 0| |reg_2248 | 32| 0| 32| 0| |reg_2252 | 32| 0| 32| 0| |reg_2256 | 32| 0| 32| 0| |reg_2260 | 32| 0| 32| 0| |reg_2264 | 32| 0| 32| 0| |reg_2268 | 32| 0| 32| 0| |reg_2272 | 32| 0| 32| 0| |reg_2276 | 32| 0| 32| 0| |reg_2280 | 32| 0| 32| 0| |reg_2284 | 32| 0| 32| 0| |reg_2384 | 32| 0| 32| 0| |reg_2388 | 32| 0| 32| 0| |reg_2392 | 32| 0| 32| 0| |reg_2396 | 32| 0| 32| 0| |reg_2400 | 32| 0| 32| 0| |reg_2404 | 32| 0| 32| 0| |reg_2408 | 32| 0| 32| 0| |reg_2412 | 32| 0| 32| 0| |reg_2464 | 32| 0| 32| 0| |reg_2469 | 32| 0| 32| 0| |reg_2474 | 32| 0| 32| 0| |reg_2479 | 32| 0| 32| 0| |reg_2484 | 32| 0| 32| 0| |reg_2489 | 32| 0| 32| 0| |reg_2494 | 32| 0| 32| 0| |reg_2499 | 32| 0| 32| 0| |result5_reg_3033 | 29| 0| 29| 0| |tempB_load_10_reg_3214 | 32| 0| 32| 0| |tempB_load_11_reg_3219 | 32| 0| 32| 0| |tempB_load_12_reg_3234 | 32| 0| 32| 0| |tempB_load_13_reg_3239 | 32| 0| 32| 0| |tempB_load_14_reg_3254 | 32| 0| 32| 0| |tempB_load_15_reg_3259 | 32| 0| 32| 0| |tempB_load_16_reg_3274 | 32| 0| 32| 0| |tempB_load_17_reg_3279 | 32| 0| 32| 0| |tempB_load_18_reg_3294 | 32| 0| 32| 0| |tempB_load_19_reg_3299 | 32| 0| 32| 0| |tempB_load_1_reg_3119 | 32| 0| 32| 0| |tempB_load_20_reg_3314 | 32| 0| 32| 0| |tempB_load_21_reg_3319 | 32| 0| 32| 0| |tempB_load_22_reg_3334 | 32| 0| 32| 0| |tempB_load_23_reg_3339 | 32| 0| 32| 0| |tempB_load_24_reg_3354 | 32| 0| 32| 0| |tempB_load_25_reg_3359 | 32| 0| 32| 0| |tempB_load_26_reg_3374 | 32| 0| 32| 0| |tempB_load_27_reg_3379 | 32| 0| 32| 0| |tempB_load_28_reg_3394 | 32| 0| 32| 0| |tempB_load_29_reg_3399 | 32| 0| 32| 0| |tempB_load_2_reg_3134 | 32| 0| 32| 0| |tempB_load_30_reg_3414 | 32| 0| 32| 0| |tempB_load_31_reg_3419 | 32| 0| 32| 0| |tempB_load_32_reg_3434 | 32| 0| 32| 0| |tempB_load_33_reg_3439 | 32| 0| 32| 0| |tempB_load_34_reg_3454 | 32| 0| 32| 0| |tempB_load_35_reg_3459 | 32| 0| 32| 0| |tempB_load_36_reg_3474 | 32| 0| 32| 0| |tempB_load_37_reg_3479 | 32| 0| 32| 0| |tempB_load_38_reg_3494 | 32| 0| 32| 0| |tempB_load_39_reg_3499 | 32| 0| 32| 0| |tempB_load_3_reg_3139 | 32| 0| 32| 0| |tempB_load_40_reg_3514 | 32| 0| 32| 0| |tempB_load_41_reg_3519 | 32| 0| 32| 0| |tempB_load_42_reg_3534 | 32| 0| 32| 0| |tempB_load_43_reg_3539 | 32| 0| 32| 0| |tempB_load_44_reg_3554 | 32| 0| 32| 0| |tempB_load_45_reg_3559 | 32| 0| 32| 0| |tempB_load_46_reg_3574 | 32| 0| 32| 0| |tempB_load_47_reg_3579 | 32| 0| 32| 0| |tempB_load_48_reg_3594 | 32| 0| 32| 0| |tempB_load_49_reg_3599 | 32| 0| 32| 0| |tempB_load_4_reg_3154 | 32| 0| 32| 0| |tempB_load_50_reg_3614 | 32| 0| 32| 0| |tempB_load_51_reg_3619 | 32| 0| 32| 0| |tempB_load_52_reg_3634 | 32| 0| 32| 0| |tempB_load_53_reg_3639 | 32| 0| 32| 0| |tempB_load_54_reg_3654 | 32| 0| 32| 0| |tempB_load_55_reg_3659 | 32| 0| 32| 0| |tempB_load_56_reg_3674 | 32| 0| 32| 0| |tempB_load_57_reg_3679 | 32| 0| 32| 0| |tempB_load_58_reg_3694 | 32| 0| 32| 0| |tempB_load_59_reg_3699 | 32| 0| 32| 0| |tempB_load_5_reg_3159 | 32| 0| 32| 0| |tempB_load_60_reg_3714 | 32| 0| 32| 0| |tempB_load_61_reg_3719 | 32| 0| 32| 0| |tempB_load_62_reg_3734 | 32| 0| 32| 0| |tempB_load_63_reg_3739 | 32| 0| 32| 0| |tempB_load_6_reg_3174 | 32| 0| 32| 0| |tempB_load_7_reg_3179 | 32| 0| 32| 0| |tempB_load_8_reg_3194 | 32| 0| 32| 0| |tempB_load_9_reg_3199 | 32| 0| 32| 0| |tempB_load_reg_3114 | 32| 0| 32| 0| |tempResult_load_1_reg_4131 | 32| 0| 32| 0| |tempResult_load_reg_4126 | 32| 0| 32| 0| |tmp_11_reg_3748 | 3| 0| 6| 3| |tmp_12_reg_3782 | 3| 0| 64| 61| |tmp_14_reg_3094 | 32| 0| 32| 0| |tmp_5_reg_3080 | 32| 0| 32| 0| |tmp_6_1_reg_3862 | 2| 0| 64| 62| |tmp_6_2_reg_3942 | 2| 0| 64| 62| |tmp_6_3_reg_4022 | 1| 0| 64| 63| |tmp_6_reg_3099 | 32| 0| 32| 0| |tmp_8_reg_3075 | 32| 0| 32| 0| |tmp_9_0_0_1_reg_3792 | 3| 0| 64| 61| |tmp_9_0_0_2_reg_3802 | 3| 0| 64| 61| |tmp_9_0_0_3_reg_3812 | 3| 0| 64| 61| |tmp_9_0_0_4_reg_3822 | 3| 0| 64| 61| |tmp_9_0_0_5_reg_3832 | 3| 0| 64| 61| |tmp_9_0_0_6_reg_3842 | 3| 0| 64| 61| |tmp_9_0_0_7_reg_3852 | 3| 0| 64| 61| |tmp_9_1_0_1_reg_3872 | 2| 0| 64| 62| |tmp_9_1_0_2_reg_3882 | 2| 0| 64| 62| |tmp_9_1_0_3_reg_3892 | 2| 0| 64| 62| |tmp_9_1_0_4_reg_3902 | 2| 0| 64| 62| |tmp_9_1_0_5_reg_3912 | 2| 0| 64| 62| |tmp_9_1_0_6_reg_3922 | 2| 0| 64| 62| |tmp_9_1_0_7_reg_3932 | 2| 0| 64| 62| |tmp_9_2_0_1_reg_3952 | 2| 0| 64| 62| |tmp_9_2_0_2_reg_3962 | 2| 0| 64| 62| |tmp_9_2_0_3_reg_3972 | 2| 0| 64| 62| |tmp_9_2_0_4_reg_3982 | 2| 0| 64| 62| |tmp_9_2_0_5_reg_3992 | 2| 0| 64| 62| |tmp_9_2_0_6_reg_4002 | 2| 0| 64| 62| |tmp_9_2_0_7_reg_4012 | 2| 0| 64| 62| |tmp_9_3_0_1_reg_4032 | 1| 0| 64| 63| |tmp_9_3_0_2_reg_4042 | 1| 0| 64| 63| |tmp_9_3_0_3_reg_4052 | 1| 0| 64| 63| |tmp_9_3_0_4_reg_4062 | 1| 0| 64| 63| |tmp_9_3_0_5_reg_4072 | 1| 0| 64| 63| |tmp_9_3_0_6_reg_4082 | 1| 0| 64| 63| |tmp_9_3_0_7_reg_4092 | 1| 0| 64| 63| +-------------------------------------+----+----+-----+-----------+ |Total |5740| 0| 7733| 1993| +-------------------------------------+----+----+-----+-----------+ ================================================================ == Interface ================================================================ * Summary: +------------------------+-----+-----+------------+--------------+--------------+ | RTL Ports | Dir | Bits| Protocol | Source Object| C Type | +------------------------+-----+-----+------------+--------------+--------------+ |s_axi_AXILiteS_AWVALID | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_AWREADY | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_AWADDR | in | 6| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_WVALID | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_WREADY | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_WDATA | in | 32| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_WSTRB | in | 4| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_ARVALID | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_ARREADY | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_ARADDR | in | 6| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_RVALID | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_RREADY | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_RDATA | out | 32| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_RRESP | out | 2| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_BVALID | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_BREADY | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_BRESP | out | 2| s_axi | AXILiteS | scalar | |ap_clk | in | 1| ap_ctrl_hs | matrix_mult | return value | |ap_rst_n | in | 1| ap_ctrl_hs | matrix_mult | return value | |interrupt | out | 1| ap_ctrl_hs | matrix_mult | return value | |m_axi_gmem_AWVALID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_AWREADY | in | 1| m_axi | gmem | pointer | |m_axi_gmem_AWADDR | out | 32| m_axi | gmem | pointer | |m_axi_gmem_AWID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_AWLEN | out | 8| m_axi | gmem | pointer | |m_axi_gmem_AWSIZE | out | 3| m_axi | gmem | pointer | |m_axi_gmem_AWBURST | out | 2| m_axi | gmem | pointer | |m_axi_gmem_AWLOCK | out | 2| m_axi | gmem | pointer | |m_axi_gmem_AWCACHE | out | 4| m_axi | gmem | pointer | |m_axi_gmem_AWPROT | out | 3| m_axi | gmem | pointer | |m_axi_gmem_AWQOS | out | 4| m_axi | gmem | pointer | |m_axi_gmem_AWREGION | out | 4| m_axi | gmem | pointer | |m_axi_gmem_AWUSER | out | 1| m_axi | gmem | pointer | |m_axi_gmem_WVALID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_WREADY | in | 1| m_axi | gmem | pointer | |m_axi_gmem_WDATA | out | 64| m_axi | gmem | pointer | |m_axi_gmem_WSTRB | out | 8| m_axi | gmem | pointer | |m_axi_gmem_WLAST | out | 1| m_axi | gmem | pointer | |m_axi_gmem_WID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_WUSER | out | 1| m_axi | gmem | pointer | |m_axi_gmem_ARVALID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_ARREADY | in | 1| m_axi | gmem | pointer | |m_axi_gmem_ARADDR | out | 32| m_axi | gmem | pointer | |m_axi_gmem_ARID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_ARLEN | out | 8| m_axi | gmem | pointer | |m_axi_gmem_ARSIZE | out | 3| m_axi | gmem | pointer | |m_axi_gmem_ARBURST | out | 2| m_axi | gmem | pointer | |m_axi_gmem_ARLOCK | out | 2| m_axi | gmem | pointer | |m_axi_gmem_ARCACHE | out | 4| m_axi | gmem | pointer | |m_axi_gmem_ARPROT | out | 3| m_axi | gmem | pointer | |m_axi_gmem_ARQOS | out | 4| m_axi | gmem | pointer | |m_axi_gmem_ARREGION | out | 4| m_axi | gmem | pointer | |m_axi_gmem_ARUSER | out | 1| m_axi | gmem | pointer | |m_axi_gmem_RVALID | in | 1| m_axi | gmem | pointer | |m_axi_gmem_RREADY | out | 1| m_axi | gmem | pointer | |m_axi_gmem_RDATA | in | 64| m_axi | gmem | pointer | |m_axi_gmem_RLAST | in | 1| m_axi | gmem | pointer | |m_axi_gmem_RID | in | 1| m_axi | gmem | pointer | |m_axi_gmem_RUSER | in | 1| m_axi | gmem | pointer | |m_axi_gmem_RRESP | in | 2| m_axi | gmem | pointer | |m_axi_gmem_BVALID | in | 1| m_axi | gmem | pointer | |m_axi_gmem_BREADY | out | 1| m_axi | gmem | pointer | |m_axi_gmem_BRESP | in | 2| m_axi | gmem | pointer | |m_axi_gmem_BID | in | 1| m_axi | gmem | pointer | |m_axi_gmem_BUSER | in | 1| m_axi | gmem | pointer | +------------------------+-----+-----+------------+--------------+--------------+