================================================================ == Vivado HLS Report for 'matrix_mult' ================================================================ * Date: Mon Mar 19 10:01:44 2018 * Version: 2017.4 (Build 2086221 on Fri Dec 15 21:13:33 MST 2017) * Project: matrix_mult * Solution: solution2 * Product family: zynq * Target device: xc7z020clg484-1 ================================================================ == Performance Estimates ================================================================ + Timing (ns): * Summary: +--------+-------+----------+------------+ | Clock | Target| Estimated| Uncertainty| +--------+-------+----------+------------+ |ap_clk | 10.00| 8.75| 1.25| +--------+-------+----------+------------+ + Latency (clock cycles): * Summary: +-----+-----+-----+-----+---------+ | Latency | Interval | Pipeline| | min | max | min | max | Type | +-----+-----+-----+-----+---------+ | 290| 290| 290| 290| none | +-----+-----+-----+-----+---------+ + Detail: * Instance: N/A * Loop: +--------------------------------+-----+-----+----------+-----------+-----------+------+----------+ | | Latency | Iteration| Initiation Interval | Trip | | | Loop Name | min | max | Latency | achieved | target | Count| Pipelined| +--------------------------------+-----+-----+----------+-----------+-----------+------+----------+ |- memcpy.tempA.A | 65| 65| 3| 1| 1| 64| yes | |- memcpy.tempB.B | 65| 65| 3| 1| 1| 64| yes | |- matrix_mult__outer_loop | 38| 38| 23| 16| 1| 2| yes | |- memcpy.result.tempResult.gep | 65| 65| 3| 1| 1| 64| yes | +--------------------------------+-----+-----+----------+-----------+-----------+------+----------+ ================================================================ == Utilization Estimates ================================================================ * Summary: +-----------------+---------+-------+--------+-------+ | Name | BRAM_18K| DSP48E| FF | LUT | +-----------------+---------+-------+--------+-------+ |DSP | -| -| -| -| |Expression | -| 192| 0| 3857| |FIFO | -| -| -| -| |Instance | 2| -| 662| 812| |Memory | 6| -| 0| 0| |Multiplexer | -| -| -| 1270| |Register | -| -| 5649| -| +-----------------+---------+-------+--------+-------+ |Total | 8| 192| 6311| 5939| +-----------------+---------+-------+--------+-------+ |Available | 280| 220| 106400| 53200| +-----------------+---------+-------+--------+-------+ |Utilization (%) | 2| 87| 5| 11| +-----------------+---------+-------+--------+-------+ + Detail: * Instance: +------------------------------+----------------------------+---------+-------+-----+-----+ | Instance | Module | BRAM_18K| DSP48E| FF | LUT | +------------------------------+----------------------------+---------+-------+-----+-----+ |matrix_mult_AXILiteS_s_axi_U |matrix_mult_AXILiteS_s_axi | 0| 0| 150| 232| |matrix_mult_gmem_m_axi_U |matrix_mult_gmem_m_axi | 2| 0| 512| 580| +------------------------------+----------------------------+---------+-------+-----+-----+ |Total | | 2| 0| 662| 812| +------------------------------+----------------------------+---------+-------+-----+-----+ * DSP48: N/A * Memory: +--------------+----------------------+---------+---+----+------+-----+------+-------------+ | Memory | Module | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks| +--------------+----------------------+---------+---+----+------+-----+------+-------------+ |tempA_U |matrix_mult_tempA | 2| 0| 0| 64| 32| 1| 2048| |tempB_U |matrix_mult_tempA | 2| 0| 0| 64| 32| 1| 2048| |tempResult_U |matrix_mult_tempRbkb | 2| 0| 0| 64| 32| 1| 2048| +--------------+----------------------+---------+---+----+------+-----+------+-------------+ |Total | | 6| 0| 0| 192| 96| 3| 6144| +--------------+----------------------+---------+---+----+------+-----+------+-------------+ * FIFO: N/A * Expression: +-----------------------------------+----------+-------+---+----+------------+------------+ | Variable Name | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1| +-----------------------------------+----------+-------+---+----+------------+------------+ |grp_fu_1433_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1438_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1443_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1448_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1453_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1458_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1463_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1468_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1473_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1478_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1483_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1488_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1493_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1498_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1503_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1508_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1513_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1518_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1523_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1528_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1533_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1538_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1543_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1548_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1553_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1558_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1563_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1568_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1573_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1578_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1583_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1588_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1593_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1598_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1603_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1608_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1613_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1618_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1623_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1628_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1633_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1638_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1643_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1648_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1653_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1658_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1663_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1668_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1673_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1678_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1683_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1688_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1693_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1698_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1703_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1708_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1713_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1718_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1723_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1728_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1733_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1738_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1743_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1748_p2 | * | 3| 0| 20| 32| 32| |grp_fu_2009_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2015_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2021_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2027_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2033_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2039_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2045_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2051_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2057_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2063_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2069_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2075_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2081_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2087_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2093_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2099_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2105_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2111_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2117_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2123_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2129_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2135_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2141_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2147_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2153_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2159_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2165_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2171_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2177_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2183_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2189_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2195_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2265_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2271_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2277_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2283_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2289_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2295_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2301_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2307_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2313_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2319_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2325_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2331_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2337_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2343_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2349_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2355_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2393_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2399_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2405_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2411_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2417_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2423_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2429_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2435_p2 | + | 0| 0| 32| 32| 32| |i_1_3_fu_2907_p2 | + | 0| 0| 13| 3| 4| |indvar_next1_fu_2562_p2 | + | 0| 0| 15| 7| 1| |indvar_next2_fu_2919_p2 | + | 0| 0| 15| 7| 1| |indvar_next_fu_2545_p2 | + | 0| 0| 15| 7| 1| |ap_block_pp0_stage0_11001 | and | 0| 0| 8| 1| 1| |ap_block_pp1_stage0_11001 | and | 0| 0| 8| 1| 1| |ap_block_pp3_stage0_11001 | and | 0| 0| 8| 1| 1| |ap_block_state10_pp0_stage0_iter1 | and | 0| 0| 8| 1| 1| |ap_block_state20_pp1_stage0_iter1 | and | 0| 0| 8| 1| 1| |ap_block_state81_io | and | 0| 0| 8| 1| 1| |exitcond2_fu_2573_p2 | icmp | 0| 0| 11| 4| 5| |exitcond3_fu_2539_p2 | icmp | 0| 0| 11| 7| 8| |exitcond4_fu_2556_p2 | icmp | 0| 0| 11| 7| 8| |exitcond5_fu_2913_p2 | icmp | 0| 0| 11| 7| 8| |tmp_2_1_fu_2667_p2 | or | 0| 0| 13| 6| 4| |tmp_2_2_fu_2747_p2 | or | 0| 0| 13| 6| 5| |tmp_2_3_fu_2827_p2 | or | 0| 0| 13| 6| 5| |tmp_8_0_0_1_fu_2607_p2 | or | 0| 0| 13| 6| 2| |tmp_8_0_0_2_fu_2617_p2 | or | 0| 0| 13| 6| 2| |tmp_8_0_0_3_fu_2627_p2 | or | 0| 0| 13| 6| 3| |tmp_8_0_0_4_fu_2637_p2 | or | 0| 0| 13| 6| 3| |tmp_8_0_0_5_fu_2647_p2 | or | 0| 0| 13| 6| 3| |tmp_8_0_0_6_fu_2657_p2 | or | 0| 0| 13| 6| 3| |tmp_8_0_0_s_fu_2596_p2 | or | 0| 0| 13| 6| 1| |tmp_8_1_0_1_fu_2687_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_2_fu_2697_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_3_fu_2707_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_4_fu_2717_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_5_fu_2727_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_6_fu_2737_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_s_fu_2677_p2 | or | 0| 0| 13| 6| 4| |tmp_8_2_0_1_fu_2767_p2 | or | 0| 0| 13| 6| 5| |tmp_8_2_0_2_fu_2777_p2 | or | 0| 0| 13| 6| 5| |tmp_8_2_0_3_fu_2787_p2 | or | 0| 0| 13| 6| 5| |tmp_8_2_0_4_fu_2797_p2 | or | 0| 0| 13| 6| 5| |tmp_8_2_0_5_fu_2807_p2 | or | 0| 0| 13| 6| 5| |tmp_8_2_0_6_fu_2817_p2 | or | 0| 0| 13| 6| 5| |tmp_8_2_0_s_fu_2757_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_1_fu_2847_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_2_fu_2857_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_3_fu_2867_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_4_fu_2877_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_5_fu_2887_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_6_fu_2897_p2 | or | 0| 0| 13| 6| 5| |tmp_8_3_0_s_fu_2837_p2 | or | 0| 0| 13| 6| 5| |ap_enable_pp0 | xor | 0| 0| 8| 1| 2| |ap_enable_pp1 | xor | 0| 0| 8| 1| 2| |ap_enable_pp2 | xor | 0| 0| 8| 1| 2| |ap_enable_pp3 | xor | 0| 0| 8| 1| 2| |ap_enable_reg_pp0_iter1 | xor | 0| 0| 8| 2| 1| |ap_enable_reg_pp1_iter1 | xor | 0| 0| 8| 2| 1| |ap_enable_reg_pp2_iter1 | xor | 0| 0| 8| 2| 1| |ap_enable_reg_pp3_iter1 | xor | 0| 0| 8| 2| 1| +-----------------------------------+----------+-------+---+----+------------+------------+ |Total | | 192| 0|3857| 4093| 4023| +-----------------------------------+----------+-------+---+----+------------+------------+ * Multiplexer: +-----------------------------------+-----+-----------+-----+-----------+ | Name | LUT | Input Size| Bits| Total Bits| +-----------------------------------+-----+-----------+-----+-----------+ |ap_NS_fsm | 329| 74| 1| 74| |ap_enable_reg_pp0_iter1 | 9| 2| 1| 2| |ap_enable_reg_pp0_iter2 | 9| 2| 1| 2| |ap_enable_reg_pp1_iter1 | 9| 2| 1| 2| |ap_enable_reg_pp1_iter2 | 9| 2| 1| 2| |ap_enable_reg_pp2_iter1 | 15| 3| 1| 3| |ap_enable_reg_pp3_iter1 | 9| 2| 1| 2| |ap_enable_reg_pp3_iter2 | 9| 2| 1| 2| |ap_phi_mux_i_phi_fu_1404_p4 | 9| 2| 4| 8| |ap_phi_mux_indvar9_phi_fu_1392_p4 | 9| 2| 7| 14| |ap_phi_mux_indvar_phi_fu_1380_p4 | 9| 2| 7| 14| |ap_sig_ioackin_gmem_ARREADY | 9| 2| 1| 2| |ap_sig_ioackin_gmem_AWREADY | 9| 2| 1| 2| |ap_sig_ioackin_gmem_WREADY | 9| 2| 1| 2| |gmem_ARADDR | 15| 3| 32| 96| |gmem_blk_n_AR | 9| 2| 1| 2| |gmem_blk_n_AW | 9| 2| 1| 2| |gmem_blk_n_B | 9| 2| 1| 2| |gmem_blk_n_R | 9| 2| 1| 2| |gmem_blk_n_W | 9| 2| 1| 2| |i_reg_1400 | 9| 2| 4| 8| |indvar1_reg_1412 | 9| 2| 7| 14| |indvar9_reg_1388 | 9| 2| 7| 14| |indvar_reg_1376 | 9| 2| 7| 14| |reg_1423 | 9| 2| 32| 64| |reg_1428 | 9| 2| 32| 64| |tempA_address0 | 89| 18| 6| 108| |tempA_address1 | 85| 17| 6| 102| |tempB_address0 | 153| 34| 6| 204| |tempB_address1 | 149| 33| 6| 198| |tempResult_address0 | 89| 18| 6| 108| |tempResult_address1 | 85| 17| 6| 102| |tempResult_d0 | 27| 5| 32| 160| |tempResult_d1 | 27| 5| 32| 160| +-----------------------------------+-----+-----------+-----+-----------+ |Total | 1270| 273| 255| 1557| +-----------------------------------+-----+-----------+-----+-----------+ * Register: +-------------------------------------+----+----+-----+-----------+ | Name | FF | LUT| Bits| Const Bits| +-------------------------------------+----+----+-----+-----------+ |A1_reg_2940 | 30| 0| 30| 0| |B3_reg_2935 | 30| 0| 30| 0| |ap_CS_fsm | 73| 0| 73| 0| |ap_enable_reg_pp0_iter0 | 1| 0| 1| 0| |ap_enable_reg_pp0_iter1 | 1| 0| 1| 0| |ap_enable_reg_pp0_iter2 | 1| 0| 1| 0| |ap_enable_reg_pp1_iter0 | 1| 0| 1| 0| |ap_enable_reg_pp1_iter1 | 1| 0| 1| 0| |ap_enable_reg_pp1_iter2 | 1| 0| 1| 0| |ap_enable_reg_pp2_iter0 | 1| 0| 1| 0| |ap_enable_reg_pp2_iter1 | 1| 0| 1| 0| |ap_enable_reg_pp3_iter0 | 1| 0| 1| 0| |ap_enable_reg_pp3_iter1 | 1| 0| 1| 0| |ap_enable_reg_pp3_iter2 | 1| 0| 1| 0| |ap_reg_ioackin_gmem_ARREADY | 1| 0| 1| 0| |ap_reg_ioackin_gmem_AWREADY | 1| 0| 1| 0| |ap_reg_ioackin_gmem_WREADY | 1| 0| 1| 0| |ap_reg_pp0_iter1_exitcond3_reg_2963 | 1| 0| 1| 0| |ap_reg_pp0_iter1_indvar_reg_1376 | 7| 0| 7| 0| |ap_reg_pp1_iter1_exitcond4_reg_2977 | 1| 0| 1| 0| |ap_reg_pp1_iter1_indvar9_reg_1388 | 7| 0| 7| 0| |ap_reg_pp2_iter1_exitcond2_reg_3631 | 1| 0| 1| 0| |ap_reg_pp3_iter1_exitcond5_reg_3994 | 1| 0| 1| 0| |exitcond2_reg_3631 | 1| 0| 1| 0| |exitcond3_reg_2963 | 1| 0| 1| 0| |exitcond4_reg_2977 | 1| 0| 1| 0| |exitcond5_reg_3994 | 1| 0| 1| 0| |gmem_addr_1_read_reg_2986 | 32| 0| 32| 0| |gmem_addr_1_reg_2957 | 30| 0| 32| 2| |gmem_addr_2_read_reg_2972 | 32| 0| 32| 0| |gmem_addr_reg_2951 | 30| 0| 32| 2| |i_1_3_reg_3989 | 4| 0| 4| 0| |i_reg_1400 | 4| 0| 4| 0| |indvar1_reg_1412 | 7| 0| 7| 0| |indvar9_reg_1388 | 7| 0| 7| 0| |indvar_next1_reg_2981 | 7| 0| 7| 0| |indvar_next_reg_2967 | 7| 0| 7| 0| |indvar_reg_1376 | 7| 0| 7| 0| |reg_1423 | 32| 0| 32| 0| |reg_1428 | 32| 0| 32| 0| |reg_1753 | 32| 0| 32| 0| |reg_1757 | 32| 0| 32| 0| |reg_1761 | 32| 0| 32| 0| |reg_1765 | 32| 0| 32| 0| |reg_1769 | 32| 0| 32| 0| |reg_1773 | 32| 0| 32| 0| |reg_1777 | 32| 0| 32| 0| |reg_1781 | 32| 0| 32| 0| |reg_1785 | 32| 0| 32| 0| |reg_1789 | 32| 0| 32| 0| |reg_1793 | 32| 0| 32| 0| |reg_1797 | 32| 0| 32| 0| |reg_1801 | 32| 0| 32| 0| |reg_1805 | 32| 0| 32| 0| |reg_1809 | 32| 0| 32| 0| |reg_1813 | 32| 0| 32| 0| |reg_1817 | 32| 0| 32| 0| |reg_1821 | 32| 0| 32| 0| |reg_1825 | 32| 0| 32| 0| |reg_1829 | 32| 0| 32| 0| |reg_1833 | 32| 0| 32| 0| |reg_1837 | 32| 0| 32| 0| |reg_1841 | 32| 0| 32| 0| |reg_1845 | 32| 0| 32| 0| |reg_1849 | 32| 0| 32| 0| |reg_1853 | 32| 0| 32| 0| |reg_1857 | 32| 0| 32| 0| |reg_1861 | 32| 0| 32| 0| |reg_1865 | 32| 0| 32| 0| |reg_1869 | 32| 0| 32| 0| |reg_1873 | 32| 0| 32| 0| |reg_1877 | 32| 0| 32| 0| |reg_1881 | 32| 0| 32| 0| |reg_1885 | 32| 0| 32| 0| |reg_1889 | 32| 0| 32| 0| |reg_1893 | 32| 0| 32| 0| |reg_1897 | 32| 0| 32| 0| |reg_1901 | 32| 0| 32| 0| |reg_1905 | 32| 0| 32| 0| |reg_1909 | 32| 0| 32| 0| |reg_1913 | 32| 0| 32| 0| |reg_1917 | 32| 0| 32| 0| |reg_1921 | 32| 0| 32| 0| |reg_1925 | 32| 0| 32| 0| |reg_1929 | 32| 0| 32| 0| |reg_1933 | 32| 0| 32| 0| |reg_1937 | 32| 0| 32| 0| |reg_1941 | 32| 0| 32| 0| |reg_1945 | 32| 0| 32| 0| |reg_1949 | 32| 0| 32| 0| |reg_1953 | 32| 0| 32| 0| |reg_1957 | 32| 0| 32| 0| |reg_1961 | 32| 0| 32| 0| |reg_1965 | 32| 0| 32| 0| |reg_1969 | 32| 0| 32| 0| |reg_1973 | 32| 0| 32| 0| |reg_1977 | 32| 0| 32| 0| |reg_1981 | 32| 0| 32| 0| |reg_1985 | 32| 0| 32| 0| |reg_1989 | 32| 0| 32| 0| |reg_1993 | 32| 0| 32| 0| |reg_1997 | 32| 0| 32| 0| |reg_2001 | 32| 0| 32| 0| |reg_2005 | 32| 0| 32| 0| |reg_2201 | 32| 0| 32| 0| |reg_2205 | 32| 0| 32| 0| |reg_2209 | 32| 0| 32| 0| |reg_2213 | 32| 0| 32| 0| |reg_2217 | 32| 0| 32| 0| |reg_2221 | 32| 0| 32| 0| |reg_2225 | 32| 0| 32| 0| |reg_2229 | 32| 0| 32| 0| |reg_2233 | 32| 0| 32| 0| |reg_2237 | 32| 0| 32| 0| |reg_2241 | 32| 0| 32| 0| |reg_2245 | 32| 0| 32| 0| |reg_2249 | 32| 0| 32| 0| |reg_2253 | 32| 0| 32| 0| |reg_2257 | 32| 0| 32| 0| |reg_2261 | 32| 0| 32| 0| |reg_2361 | 32| 0| 32| 0| |reg_2365 | 32| 0| 32| 0| |reg_2369 | 32| 0| 32| 0| |reg_2373 | 32| 0| 32| 0| |reg_2377 | 32| 0| 32| 0| |reg_2381 | 32| 0| 32| 0| |reg_2385 | 32| 0| 32| 0| |reg_2389 | 32| 0| 32| 0| |reg_2441 | 32| 0| 32| 0| |reg_2446 | 32| 0| 32| 0| |reg_2451 | 32| 0| 32| 0| |reg_2456 | 32| 0| 32| 0| |reg_2461 | 32| 0| 32| 0| |reg_2466 | 32| 0| 32| 0| |reg_2471 | 32| 0| 32| 0| |reg_2476 | 32| 0| 32| 0| |result5_reg_2930 | 30| 0| 30| 0| |tempB_load_10_reg_3101 | 32| 0| 32| 0| |tempB_load_11_reg_3106 | 32| 0| 32| 0| |tempB_load_12_reg_3121 | 32| 0| 32| 0| |tempB_load_13_reg_3126 | 32| 0| 32| 0| |tempB_load_14_reg_3141 | 32| 0| 32| 0| |tempB_load_15_reg_3146 | 32| 0| 32| 0| |tempB_load_16_reg_3161 | 32| 0| 32| 0| |tempB_load_17_reg_3166 | 32| 0| 32| 0| |tempB_load_18_reg_3181 | 32| 0| 32| 0| |tempB_load_19_reg_3186 | 32| 0| 32| 0| |tempB_load_1_reg_3006 | 32| 0| 32| 0| |tempB_load_20_reg_3201 | 32| 0| 32| 0| |tempB_load_21_reg_3206 | 32| 0| 32| 0| |tempB_load_22_reg_3221 | 32| 0| 32| 0| |tempB_load_23_reg_3226 | 32| 0| 32| 0| |tempB_load_24_reg_3241 | 32| 0| 32| 0| |tempB_load_25_reg_3246 | 32| 0| 32| 0| |tempB_load_26_reg_3261 | 32| 0| 32| 0| |tempB_load_27_reg_3266 | 32| 0| 32| 0| |tempB_load_28_reg_3281 | 32| 0| 32| 0| |tempB_load_29_reg_3286 | 32| 0| 32| 0| |tempB_load_2_reg_3021 | 32| 0| 32| 0| |tempB_load_30_reg_3301 | 32| 0| 32| 0| |tempB_load_31_reg_3306 | 32| 0| 32| 0| |tempB_load_32_reg_3321 | 32| 0| 32| 0| |tempB_load_33_reg_3326 | 32| 0| 32| 0| |tempB_load_34_reg_3341 | 32| 0| 32| 0| |tempB_load_35_reg_3346 | 32| 0| 32| 0| |tempB_load_36_reg_3361 | 32| 0| 32| 0| |tempB_load_37_reg_3366 | 32| 0| 32| 0| |tempB_load_38_reg_3381 | 32| 0| 32| 0| |tempB_load_39_reg_3386 | 32| 0| 32| 0| |tempB_load_3_reg_3026 | 32| 0| 32| 0| |tempB_load_40_reg_3401 | 32| 0| 32| 0| |tempB_load_41_reg_3406 | 32| 0| 32| 0| |tempB_load_42_reg_3421 | 32| 0| 32| 0| |tempB_load_43_reg_3426 | 32| 0| 32| 0| |tempB_load_44_reg_3441 | 32| 0| 32| 0| |tempB_load_45_reg_3446 | 32| 0| 32| 0| |tempB_load_46_reg_3461 | 32| 0| 32| 0| |tempB_load_47_reg_3466 | 32| 0| 32| 0| |tempB_load_48_reg_3481 | 32| 0| 32| 0| |tempB_load_49_reg_3486 | 32| 0| 32| 0| |tempB_load_4_reg_3041 | 32| 0| 32| 0| |tempB_load_50_reg_3501 | 32| 0| 32| 0| |tempB_load_51_reg_3506 | 32| 0| 32| 0| |tempB_load_52_reg_3521 | 32| 0| 32| 0| |tempB_load_53_reg_3526 | 32| 0| 32| 0| |tempB_load_54_reg_3541 | 32| 0| 32| 0| |tempB_load_55_reg_3546 | 32| 0| 32| 0| |tempB_load_56_reg_3561 | 32| 0| 32| 0| |tempB_load_57_reg_3566 | 32| 0| 32| 0| |tempB_load_58_reg_3581 | 32| 0| 32| 0| |tempB_load_59_reg_3586 | 32| 0| 32| 0| |tempB_load_5_reg_3046 | 32| 0| 32| 0| |tempB_load_60_reg_3601 | 32| 0| 32| 0| |tempB_load_61_reg_3606 | 32| 0| 32| 0| |tempB_load_62_reg_3621 | 32| 0| 32| 0| |tempB_load_63_reg_3626 | 32| 0| 32| 0| |tempB_load_6_reg_3061 | 32| 0| 32| 0| |tempB_load_7_reg_3066 | 32| 0| 32| 0| |tempB_load_8_reg_3081 | 32| 0| 32| 0| |tempB_load_9_reg_3086 | 32| 0| 32| 0| |tempB_load_reg_3001 | 32| 0| 32| 0| |tempResult_load_reg_4008 | 32| 0| 32| 0| |tmp_6_1_reg_3749 | 2| 0| 64| 62| |tmp_6_2_reg_3829 | 2| 0| 64| 62| |tmp_6_3_reg_3909 | 1| 0| 64| 63| |tmp_6_reg_3669 | 3| 0| 64| 61| |tmp_9_0_0_1_reg_3679 | 3| 0| 64| 61| |tmp_9_0_0_2_reg_3689 | 3| 0| 64| 61| |tmp_9_0_0_3_reg_3699 | 3| 0| 64| 61| |tmp_9_0_0_4_reg_3709 | 3| 0| 64| 61| |tmp_9_0_0_5_reg_3719 | 3| 0| 64| 61| |tmp_9_0_0_6_reg_3729 | 3| 0| 64| 61| |tmp_9_0_0_7_reg_3739 | 3| 0| 64| 61| |tmp_9_1_0_1_reg_3759 | 2| 0| 64| 62| |tmp_9_1_0_2_reg_3769 | 2| 0| 64| 62| |tmp_9_1_0_3_reg_3779 | 2| 0| 64| 62| |tmp_9_1_0_4_reg_3789 | 2| 0| 64| 62| |tmp_9_1_0_5_reg_3799 | 2| 0| 64| 62| |tmp_9_1_0_6_reg_3809 | 2| 0| 64| 62| |tmp_9_1_0_7_reg_3819 | 2| 0| 64| 62| |tmp_9_2_0_1_reg_3839 | 2| 0| 64| 62| |tmp_9_2_0_2_reg_3849 | 2| 0| 64| 62| |tmp_9_2_0_3_reg_3859 | 2| 0| 64| 62| |tmp_9_2_0_4_reg_3869 | 2| 0| 64| 62| |tmp_9_2_0_5_reg_3879 | 2| 0| 64| 62| |tmp_9_2_0_6_reg_3889 | 2| 0| 64| 62| |tmp_9_2_0_7_reg_3899 | 2| 0| 64| 62| |tmp_9_3_0_1_reg_3919 | 1| 0| 64| 63| |tmp_9_3_0_2_reg_3929 | 1| 0| 64| 63| |tmp_9_3_0_3_reg_3939 | 1| 0| 64| 63| |tmp_9_3_0_4_reg_3949 | 1| 0| 64| 63| |tmp_9_3_0_5_reg_3959 | 1| 0| 64| 63| |tmp_9_3_0_6_reg_3969 | 1| 0| 64| 63| |tmp_9_3_0_7_reg_3979 | 1| 0| 64| 63| |tmp_s_reg_3635 | 3| 0| 6| 3| +-------------------------------------+----+----+-----+-----------+ |Total |5649| 0| 7640| 1991| +-------------------------------------+----+----+-----+-----------+ ================================================================ == Interface ================================================================ * Summary: +------------------------+-----+-----+------------+--------------+--------------+ | RTL Ports | Dir | Bits| Protocol | Source Object| C Type | +------------------------+-----+-----+------------+--------------+--------------+ |s_axi_AXILiteS_AWVALID | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_AWREADY | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_AWADDR | in | 6| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_WVALID | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_WREADY | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_WDATA | in | 32| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_WSTRB | in | 4| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_ARVALID | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_ARREADY | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_ARADDR | in | 6| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_RVALID | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_RREADY | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_RDATA | out | 32| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_RRESP | out | 2| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_BVALID | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_BREADY | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_BRESP | out | 2| s_axi | AXILiteS | scalar | |ap_clk | in | 1| ap_ctrl_hs | matrix_mult | return value | |ap_rst_n | in | 1| ap_ctrl_hs | matrix_mult | return value | |interrupt | out | 1| ap_ctrl_hs | matrix_mult | return value | |m_axi_gmem_AWVALID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_AWREADY | in | 1| m_axi | gmem | pointer | |m_axi_gmem_AWADDR | out | 32| m_axi | gmem | pointer | |m_axi_gmem_AWID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_AWLEN | out | 8| m_axi | gmem | pointer | |m_axi_gmem_AWSIZE | out | 3| m_axi | gmem | pointer | |m_axi_gmem_AWBURST | out | 2| m_axi | gmem | pointer | |m_axi_gmem_AWLOCK | out | 2| m_axi | gmem | pointer | |m_axi_gmem_AWCACHE | out | 4| m_axi | gmem | pointer | |m_axi_gmem_AWPROT | out | 3| m_axi | gmem | pointer | |m_axi_gmem_AWQOS | out | 4| m_axi | gmem | pointer | |m_axi_gmem_AWREGION | out | 4| m_axi | gmem | pointer | |m_axi_gmem_AWUSER | out | 1| m_axi | gmem | pointer | |m_axi_gmem_WVALID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_WREADY | in | 1| m_axi | gmem | pointer | |m_axi_gmem_WDATA | out | 32| m_axi | gmem | pointer | |m_axi_gmem_WSTRB | out | 4| m_axi | gmem | pointer | |m_axi_gmem_WLAST | out | 1| m_axi | gmem | pointer | |m_axi_gmem_WID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_WUSER | out | 1| m_axi | gmem | pointer | |m_axi_gmem_ARVALID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_ARREADY | in | 1| m_axi | gmem | pointer | |m_axi_gmem_ARADDR | out | 32| m_axi | gmem | pointer | |m_axi_gmem_ARID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_ARLEN | out | 8| m_axi | gmem | pointer | |m_axi_gmem_ARSIZE | out | 3| m_axi | gmem | pointer | |m_axi_gmem_ARBURST | out | 2| m_axi | gmem | pointer | |m_axi_gmem_ARLOCK | out | 2| m_axi | gmem | pointer | |m_axi_gmem_ARCACHE | out | 4| m_axi | gmem | pointer | |m_axi_gmem_ARPROT | out | 3| m_axi | gmem | pointer | |m_axi_gmem_ARQOS | out | 4| m_axi | gmem | pointer | |m_axi_gmem_ARREGION | out | 4| m_axi | gmem | pointer | |m_axi_gmem_ARUSER | out | 1| m_axi | gmem | pointer | |m_axi_gmem_RVALID | in | 1| m_axi | gmem | pointer | |m_axi_gmem_RREADY | out | 1| m_axi | gmem | pointer | |m_axi_gmem_RDATA | in | 32| m_axi | gmem | pointer | |m_axi_gmem_RLAST | in | 1| m_axi | gmem | pointer | |m_axi_gmem_RID | in | 1| m_axi | gmem | pointer | |m_axi_gmem_RUSER | in | 1| m_axi | gmem | pointer | |m_axi_gmem_RRESP | in | 2| m_axi | gmem | pointer | |m_axi_gmem_BVALID | in | 1| m_axi | gmem | pointer | |m_axi_gmem_BREADY | out | 1| m_axi | gmem | pointer | |m_axi_gmem_BRESP | in | 2| m_axi | gmem | pointer | |m_axi_gmem_BID | in | 1| m_axi | gmem | pointer | |m_axi_gmem_BUSER | in | 1| m_axi | gmem | pointer | +------------------------+-----+-----+------------+--------------+--------------+