================================================================ == Vivado HLS Report for 'matrix_mult' ================================================================ * Date: Mon Mar 19 10:00:44 2018 * Version: 2017.4 (Build 2086221 on Fri Dec 15 21:13:33 MST 2017) * Project: matrix_mult * Solution: solution1 * Product family: zynq * Target device: xc7z020clg484-1 ================================================================ == Performance Estimates ================================================================ + Timing (ns): * Summary: +--------+-------+----------+------------+ | Clock | Target| Estimated| Uncertainty| +--------+-------+----------+------------+ |ap_clk | 10.00| 8.75| 1.25| +--------+-------+----------+------------+ + Latency (clock cycles): * Summary: +-----+-----+-----+-----+---------+ | Latency | Interval | Pipeline| | min | max | min | max | Type | +-----+-----+-----+-----+---------+ | 290| 290| 290| 290| none | +-----+-----+-----+-----+---------+ + Detail: * Instance: N/A * Loop: +--------------------------------+-----+-----+----------+-----------+-----------+------+----------+ | | Latency | Iteration| Initiation Interval | Trip | | | Loop Name | min | max | Latency | achieved | target | Count| Pipelined| +--------------------------------+-----+-----+----------+-----------+-----------+------+----------+ |- memcpy.tempA.A | 65| 65| 3| 1| 1| 64| yes | |- memcpy.tempB.B | 65| 65| 3| 1| 1| 64| yes | |- matrix_mult__outer_loop | 38| 38| 15| 8| 1| 4| yes | |- memcpy.result.tempResult.gep | 65| 65| 3| 1| 1| 64| yes | +--------------------------------+-----+-----+----------+-----------+-----------+------+----------+ ================================================================ == Utilization Estimates ================================================================ * Summary: +-----------------+---------+-------+--------+-------+ | Name | BRAM_18K| DSP48E| FF | LUT | +-----------------+---------+-------+--------+-------+ |DSP | -| -| -| -| |Expression | -| 192| 0| 3649| |FIFO | -| -| -| -| |Instance | 2| -| 662| 812| |Memory | 6| -| 0| 0| |Multiplexer | -| -| -| 1072| |Register | -| -| 5617| -| +-----------------+---------+-------+--------+-------+ |Total | 8| 192| 6279| 5533| +-----------------+---------+-------+--------+-------+ |Available | 280| 220| 106400| 53200| +-----------------+---------+-------+--------+-------+ |Utilization (%) | 2| 87| 5| 10| +-----------------+---------+-------+--------+-------+ + Detail: * Instance: +------------------------------+----------------------------+---------+-------+-----+-----+ | Instance | Module | BRAM_18K| DSP48E| FF | LUT | +------------------------------+----------------------------+---------+-------+-----+-----+ |matrix_mult_AXILiteS_s_axi_U |matrix_mult_AXILiteS_s_axi | 0| 0| 150| 232| |matrix_mult_gmem_m_axi_U |matrix_mult_gmem_m_axi | 2| 0| 512| 580| +------------------------------+----------------------------+---------+-------+-----+-----+ |Total | | 2| 0| 662| 812| +------------------------------+----------------------------+---------+-------+-----+-----+ * DSP48: N/A * Memory: +--------------+----------------------+---------+---+----+------+-----+------+-------------+ | Memory | Module | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks| +--------------+----------------------+---------+---+----+------+-----+------+-------------+ |tempA_U |matrix_mult_tempA | 2| 0| 0| 64| 32| 1| 2048| |tempB_U |matrix_mult_tempA | 2| 0| 0| 64| 32| 1| 2048| |tempResult_U |matrix_mult_tempRbkb | 2| 0| 0| 64| 32| 1| 2048| +--------------+----------------------+---------+---+----+------+-----+------+-------------+ |Total | | 6| 0| 0| 192| 96| 3| 6144| +--------------+----------------------+---------+---+----+------+-----+------+-------------+ * FIFO: N/A * Expression: +-----------------------------------+----------+-------+---+----+------------+------------+ | Variable Name | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1| +-----------------------------------+----------+-------+---+----+------------+------------+ |grp_fu_1177_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1182_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1187_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1192_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1197_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1202_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1207_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1212_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1217_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1222_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1227_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1232_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1237_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1242_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1247_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1252_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1257_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1262_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1267_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1272_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1277_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1282_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1287_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1292_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1297_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1302_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1307_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1312_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1317_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1322_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1327_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1332_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1337_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1342_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1347_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1352_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1357_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1362_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1367_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1372_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1377_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1382_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1387_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1392_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1397_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1402_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1407_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1412_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1417_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1422_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1427_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1432_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1437_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1442_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1447_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1452_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1457_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1462_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1467_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1472_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1477_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1482_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1487_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1492_p2 | * | 3| 0| 20| 32| 32| |grp_fu_1753_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1759_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1765_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1771_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1777_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1783_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1789_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1795_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1801_p2 | + | 0| 0| 32| 32| 32| |grp_fu_1807_p2 | + | 0| 0| 32| 32| 32| |grp_fu_1813_p2 | + | 0| 0| 32| 32| 32| |grp_fu_1819_p2 | + | 0| 0| 32| 32| 32| |grp_fu_1825_p2 | + | 0| 0| 32| 32| 32| |grp_fu_1831_p2 | + | 0| 0| 32| 32| 32| |grp_fu_1837_p2 | + | 0| 0| 32| 32| 32| |grp_fu_1843_p2 | + | 0| 0| 32| 32| 32| |grp_fu_1849_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1855_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1861_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1867_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1873_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1879_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1885_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1891_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1897_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1903_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1909_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1915_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1921_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1927_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1933_p2 | + | 0| 0| 39| 32| 32| |grp_fu_1939_p2 | + | 0| 0| 39| 32| 32| |grp_fu_2009_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2015_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2021_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2027_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2033_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2039_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2045_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2051_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2057_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2063_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2069_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2075_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2081_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2087_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2093_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2099_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2137_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2143_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2149_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2155_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2161_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2167_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2173_p2 | + | 0| 0| 32| 32| 32| |grp_fu_2179_p2 | + | 0| 0| 32| 32| 32| |i_1_1_fu_2491_p2 | + | 0| 0| 13| 2| 4| |indvar_next1_fu_2306_p2 | + | 0| 0| 15| 7| 1| |indvar_next2_fu_2503_p2 | + | 0| 0| 15| 7| 1| |indvar_next_fu_2289_p2 | + | 0| 0| 15| 7| 1| |ap_block_pp0_stage0_11001 | and | 0| 0| 8| 1| 1| |ap_block_pp1_stage0_11001 | and | 0| 0| 8| 1| 1| |ap_block_pp3_stage0_11001 | and | 0| 0| 8| 1| 1| |ap_block_state10_pp0_stage0_iter1 | and | 0| 0| 8| 1| 1| |ap_block_state20_pp1_stage0_iter1 | and | 0| 0| 8| 1| 1| |ap_block_state73_io | and | 0| 0| 8| 1| 1| |exitcond2_fu_2317_p2 | icmp | 0| 0| 11| 4| 5| |exitcond3_fu_2283_p2 | icmp | 0| 0| 11| 7| 8| |exitcond4_fu_2300_p2 | icmp | 0| 0| 11| 7| 8| |exitcond5_fu_2497_p2 | icmp | 0| 0| 11| 7| 8| |tmp_2_1_fu_2411_p2 | or | 0| 0| 13| 6| 4| |tmp_8_0_0_1_fu_2351_p2 | or | 0| 0| 13| 6| 2| |tmp_8_0_0_2_fu_2361_p2 | or | 0| 0| 13| 6| 2| |tmp_8_0_0_3_fu_2371_p2 | or | 0| 0| 13| 6| 3| |tmp_8_0_0_4_fu_2381_p2 | or | 0| 0| 13| 6| 3| |tmp_8_0_0_5_fu_2391_p2 | or | 0| 0| 13| 6| 3| |tmp_8_0_0_6_fu_2401_p2 | or | 0| 0| 13| 6| 3| |tmp_8_0_0_s_fu_2340_p2 | or | 0| 0| 13| 6| 1| |tmp_8_1_0_1_fu_2431_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_2_fu_2441_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_3_fu_2451_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_4_fu_2461_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_5_fu_2471_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_6_fu_2481_p2 | or | 0| 0| 13| 6| 4| |tmp_8_1_0_s_fu_2421_p2 | or | 0| 0| 13| 6| 4| |ap_enable_pp0 | xor | 0| 0| 8| 1| 2| |ap_enable_pp1 | xor | 0| 0| 8| 1| 2| |ap_enable_pp2 | xor | 0| 0| 8| 1| 2| |ap_enable_pp3 | xor | 0| 0| 8| 1| 2| |ap_enable_reg_pp0_iter1 | xor | 0| 0| 8| 2| 1| |ap_enable_reg_pp1_iter1 | xor | 0| 0| 8| 2| 1| |ap_enable_reg_pp2_iter1 | xor | 0| 0| 8| 2| 1| |ap_enable_reg_pp3_iter1 | xor | 0| 0| 8| 2| 1| +-----------------------------------+----------+-------+---+----+------------+------------+ |Total | | 192| 0|3649| 3996| 3943| +-----------------------------------+----------+-------+---+----+------------+------------+ * Multiplexer: +-----------------------------------+-----+-----------+-----+-----------+ | Name | LUT | Input Size| Bits| Total Bits| +-----------------------------------+-----+-----------+-----+-----------+ |ap_NS_fsm | 297| 66| 1| 66| |ap_enable_reg_pp0_iter1 | 9| 2| 1| 2| |ap_enable_reg_pp0_iter2 | 9| 2| 1| 2| |ap_enable_reg_pp1_iter1 | 9| 2| 1| 2| |ap_enable_reg_pp1_iter2 | 9| 2| 1| 2| |ap_enable_reg_pp2_iter1 | 15| 3| 1| 3| |ap_enable_reg_pp3_iter1 | 9| 2| 1| 2| |ap_enable_reg_pp3_iter2 | 9| 2| 1| 2| |ap_phi_mux_i_phi_fu_1148_p4 | 9| 2| 4| 8| |ap_phi_mux_indvar9_phi_fu_1136_p4 | 9| 2| 7| 14| |ap_phi_mux_indvar_phi_fu_1124_p4 | 9| 2| 7| 14| |ap_sig_ioackin_gmem_ARREADY | 9| 2| 1| 2| |ap_sig_ioackin_gmem_AWREADY | 9| 2| 1| 2| |ap_sig_ioackin_gmem_WREADY | 9| 2| 1| 2| |gmem_ARADDR | 15| 3| 32| 96| |gmem_blk_n_AR | 9| 2| 1| 2| |gmem_blk_n_AW | 9| 2| 1| 2| |gmem_blk_n_B | 9| 2| 1| 2| |gmem_blk_n_R | 9| 2| 1| 2| |gmem_blk_n_W | 9| 2| 1| 2| |i_reg_1144 | 9| 2| 4| 8| |indvar1_reg_1156 | 9| 2| 7| 14| |indvar9_reg_1132 | 9| 2| 7| 14| |indvar_reg_1120 | 9| 2| 7| 14| |reg_1167 | 9| 2| 32| 64| |reg_1172 | 9| 2| 32| 64| |tempA_address0 | 47| 10| 6| 60| |tempA_address1 | 44| 9| 6| 54| |tempB_address0 | 153| 34| 6| 204| |tempB_address1 | 149| 33| 6| 198| |tempResult_address0 | 47| 10| 6| 60| |tempResult_address1 | 44| 9| 6| 54| |tempResult_d0 | 27| 5| 32| 160| |tempResult_d1 | 27| 5| 32| 160| +-----------------------------------+-----+-----------+-----+-----------+ |Total | 1072| 233| 255| 1357| +-----------------------------------+-----+-----------+-----+-----------+ * Register: +-------------------------------------+----+----+-----+-----------+ | Name | FF | LUT| Bits| Const Bits| +-------------------------------------+----+----+-----+-----------+ |A1_reg_2524 | 30| 0| 30| 0| |B3_reg_2519 | 30| 0| 30| 0| |ap_CS_fsm | 65| 0| 65| 0| |ap_enable_reg_pp0_iter0 | 1| 0| 1| 0| |ap_enable_reg_pp0_iter1 | 1| 0| 1| 0| |ap_enable_reg_pp0_iter2 | 1| 0| 1| 0| |ap_enable_reg_pp1_iter0 | 1| 0| 1| 0| |ap_enable_reg_pp1_iter1 | 1| 0| 1| 0| |ap_enable_reg_pp1_iter2 | 1| 0| 1| 0| |ap_enable_reg_pp2_iter0 | 1| 0| 1| 0| |ap_enable_reg_pp2_iter1 | 1| 0| 1| 0| |ap_enable_reg_pp3_iter0 | 1| 0| 1| 0| |ap_enable_reg_pp3_iter1 | 1| 0| 1| 0| |ap_enable_reg_pp3_iter2 | 1| 0| 1| 0| |ap_reg_ioackin_gmem_ARREADY | 1| 0| 1| 0| |ap_reg_ioackin_gmem_AWREADY | 1| 0| 1| 0| |ap_reg_ioackin_gmem_WREADY | 1| 0| 1| 0| |ap_reg_pp0_iter1_exitcond3_reg_2547 | 1| 0| 1| 0| |ap_reg_pp0_iter1_indvar_reg_1120 | 7| 0| 7| 0| |ap_reg_pp1_iter1_exitcond4_reg_2561 | 1| 0| 1| 0| |ap_reg_pp1_iter1_indvar9_reg_1132 | 7| 0| 7| 0| |ap_reg_pp2_iter1_exitcond2_reg_3215 | 1| 0| 1| 0| |ap_reg_pp3_iter1_exitcond5_reg_3402 | 1| 0| 1| 0| |exitcond2_reg_3215 | 1| 0| 1| 0| |exitcond3_reg_2547 | 1| 0| 1| 0| |exitcond4_reg_2561 | 1| 0| 1| 0| |exitcond5_reg_3402 | 1| 0| 1| 0| |gmem_addr_1_read_reg_2570 | 32| 0| 32| 0| |gmem_addr_1_reg_2541 | 30| 0| 32| 2| |gmem_addr_2_read_reg_2556 | 32| 0| 32| 0| |gmem_addr_reg_2535 | 30| 0| 32| 2| |i_1_1_reg_3397 | 4| 0| 4| 0| |i_reg_1144 | 4| 0| 4| 0| |indvar1_reg_1156 | 7| 0| 7| 0| |indvar9_reg_1132 | 7| 0| 7| 0| |indvar_next1_reg_2565 | 7| 0| 7| 0| |indvar_next_reg_2551 | 7| 0| 7| 0| |indvar_reg_1120 | 7| 0| 7| 0| |reg_1167 | 32| 0| 32| 0| |reg_1172 | 32| 0| 32| 0| |reg_1497 | 32| 0| 32| 0| |reg_1501 | 32| 0| 32| 0| |reg_1505 | 32| 0| 32| 0| |reg_1509 | 32| 0| 32| 0| |reg_1513 | 32| 0| 32| 0| |reg_1517 | 32| 0| 32| 0| |reg_1521 | 32| 0| 32| 0| |reg_1525 | 32| 0| 32| 0| |reg_1529 | 32| 0| 32| 0| |reg_1533 | 32| 0| 32| 0| |reg_1537 | 32| 0| 32| 0| |reg_1541 | 32| 0| 32| 0| |reg_1545 | 32| 0| 32| 0| |reg_1549 | 32| 0| 32| 0| |reg_1553 | 32| 0| 32| 0| |reg_1557 | 32| 0| 32| 0| |reg_1561 | 32| 0| 32| 0| |reg_1565 | 32| 0| 32| 0| |reg_1569 | 32| 0| 32| 0| |reg_1573 | 32| 0| 32| 0| |reg_1577 | 32| 0| 32| 0| |reg_1581 | 32| 0| 32| 0| |reg_1585 | 32| 0| 32| 0| |reg_1589 | 32| 0| 32| 0| |reg_1593 | 32| 0| 32| 0| |reg_1597 | 32| 0| 32| 0| |reg_1601 | 32| 0| 32| 0| |reg_1605 | 32| 0| 32| 0| |reg_1609 | 32| 0| 32| 0| |reg_1613 | 32| 0| 32| 0| |reg_1617 | 32| 0| 32| 0| |reg_1621 | 32| 0| 32| 0| |reg_1625 | 32| 0| 32| 0| |reg_1629 | 32| 0| 32| 0| |reg_1633 | 32| 0| 32| 0| |reg_1637 | 32| 0| 32| 0| |reg_1641 | 32| 0| 32| 0| |reg_1645 | 32| 0| 32| 0| |reg_1649 | 32| 0| 32| 0| |reg_1653 | 32| 0| 32| 0| |reg_1657 | 32| 0| 32| 0| |reg_1661 | 32| 0| 32| 0| |reg_1665 | 32| 0| 32| 0| |reg_1669 | 32| 0| 32| 0| |reg_1673 | 32| 0| 32| 0| |reg_1677 | 32| 0| 32| 0| |reg_1681 | 32| 0| 32| 0| |reg_1685 | 32| 0| 32| 0| |reg_1689 | 32| 0| 32| 0| |reg_1693 | 32| 0| 32| 0| |reg_1697 | 32| 0| 32| 0| |reg_1701 | 32| 0| 32| 0| |reg_1705 | 32| 0| 32| 0| |reg_1709 | 32| 0| 32| 0| |reg_1713 | 32| 0| 32| 0| |reg_1717 | 32| 0| 32| 0| |reg_1721 | 32| 0| 32| 0| |reg_1725 | 32| 0| 32| 0| |reg_1729 | 32| 0| 32| 0| |reg_1733 | 32| 0| 32| 0| |reg_1737 | 32| 0| 32| 0| |reg_1741 | 32| 0| 32| 0| |reg_1745 | 32| 0| 32| 0| |reg_1749 | 32| 0| 32| 0| |reg_1945 | 32| 0| 32| 0| |reg_1949 | 32| 0| 32| 0| |reg_1953 | 32| 0| 32| 0| |reg_1957 | 32| 0| 32| 0| |reg_1961 | 32| 0| 32| 0| |reg_1965 | 32| 0| 32| 0| |reg_1969 | 32| 0| 32| 0| |reg_1973 | 32| 0| 32| 0| |reg_1977 | 32| 0| 32| 0| |reg_1981 | 32| 0| 32| 0| |reg_1985 | 32| 0| 32| 0| |reg_1989 | 32| 0| 32| 0| |reg_1993 | 32| 0| 32| 0| |reg_1997 | 32| 0| 32| 0| |reg_2001 | 32| 0| 32| 0| |reg_2005 | 32| 0| 32| 0| |reg_2105 | 32| 0| 32| 0| |reg_2109 | 32| 0| 32| 0| |reg_2113 | 32| 0| 32| 0| |reg_2117 | 32| 0| 32| 0| |reg_2121 | 32| 0| 32| 0| |reg_2125 | 32| 0| 32| 0| |reg_2129 | 32| 0| 32| 0| |reg_2133 | 32| 0| 32| 0| |reg_2185 | 32| 0| 32| 0| |reg_2190 | 32| 0| 32| 0| |reg_2195 | 32| 0| 32| 0| |reg_2200 | 32| 0| 32| 0| |reg_2205 | 32| 0| 32| 0| |reg_2210 | 32| 0| 32| 0| |reg_2215 | 32| 0| 32| 0| |reg_2220 | 32| 0| 32| 0| |result5_reg_2514 | 30| 0| 30| 0| |tempB_load_10_reg_2685 | 32| 0| 32| 0| |tempB_load_11_reg_2690 | 32| 0| 32| 0| |tempB_load_12_reg_2705 | 32| 0| 32| 0| |tempB_load_13_reg_2710 | 32| 0| 32| 0| |tempB_load_14_reg_2725 | 32| 0| 32| 0| |tempB_load_15_reg_2730 | 32| 0| 32| 0| |tempB_load_16_reg_2745 | 32| 0| 32| 0| |tempB_load_17_reg_2750 | 32| 0| 32| 0| |tempB_load_18_reg_2765 | 32| 0| 32| 0| |tempB_load_19_reg_2770 | 32| 0| 32| 0| |tempB_load_1_reg_2590 | 32| 0| 32| 0| |tempB_load_20_reg_2785 | 32| 0| 32| 0| |tempB_load_21_reg_2790 | 32| 0| 32| 0| |tempB_load_22_reg_2805 | 32| 0| 32| 0| |tempB_load_23_reg_2810 | 32| 0| 32| 0| |tempB_load_24_reg_2825 | 32| 0| 32| 0| |tempB_load_25_reg_2830 | 32| 0| 32| 0| |tempB_load_26_reg_2845 | 32| 0| 32| 0| |tempB_load_27_reg_2850 | 32| 0| 32| 0| |tempB_load_28_reg_2865 | 32| 0| 32| 0| |tempB_load_29_reg_2870 | 32| 0| 32| 0| |tempB_load_2_reg_2605 | 32| 0| 32| 0| |tempB_load_30_reg_2885 | 32| 0| 32| 0| |tempB_load_31_reg_2890 | 32| 0| 32| 0| |tempB_load_32_reg_2905 | 32| 0| 32| 0| |tempB_load_33_reg_2910 | 32| 0| 32| 0| |tempB_load_34_reg_2925 | 32| 0| 32| 0| |tempB_load_35_reg_2930 | 32| 0| 32| 0| |tempB_load_36_reg_2945 | 32| 0| 32| 0| |tempB_load_37_reg_2950 | 32| 0| 32| 0| |tempB_load_38_reg_2965 | 32| 0| 32| 0| |tempB_load_39_reg_2970 | 32| 0| 32| 0| |tempB_load_3_reg_2610 | 32| 0| 32| 0| |tempB_load_40_reg_2985 | 32| 0| 32| 0| |tempB_load_41_reg_2990 | 32| 0| 32| 0| |tempB_load_42_reg_3005 | 32| 0| 32| 0| |tempB_load_43_reg_3010 | 32| 0| 32| 0| |tempB_load_44_reg_3025 | 32| 0| 32| 0| |tempB_load_45_reg_3030 | 32| 0| 32| 0| |tempB_load_46_reg_3045 | 32| 0| 32| 0| |tempB_load_47_reg_3050 | 32| 0| 32| 0| |tempB_load_48_reg_3065 | 32| 0| 32| 0| |tempB_load_49_reg_3070 | 32| 0| 32| 0| |tempB_load_4_reg_2625 | 32| 0| 32| 0| |tempB_load_50_reg_3085 | 32| 0| 32| 0| |tempB_load_51_reg_3090 | 32| 0| 32| 0| |tempB_load_52_reg_3105 | 32| 0| 32| 0| |tempB_load_53_reg_3110 | 32| 0| 32| 0| |tempB_load_54_reg_3125 | 32| 0| 32| 0| |tempB_load_55_reg_3130 | 32| 0| 32| 0| |tempB_load_56_reg_3145 | 32| 0| 32| 0| |tempB_load_57_reg_3150 | 32| 0| 32| 0| |tempB_load_58_reg_3165 | 32| 0| 32| 0| |tempB_load_59_reg_3170 | 32| 0| 32| 0| |tempB_load_5_reg_2630 | 32| 0| 32| 0| |tempB_load_60_reg_3185 | 32| 0| 32| 0| |tempB_load_61_reg_3190 | 32| 0| 32| 0| |tempB_load_62_reg_3205 | 32| 0| 32| 0| |tempB_load_63_reg_3210 | 32| 0| 32| 0| |tempB_load_6_reg_2645 | 32| 0| 32| 0| |tempB_load_7_reg_2650 | 32| 0| 32| 0| |tempB_load_8_reg_2665 | 32| 0| 32| 0| |tempB_load_9_reg_2670 | 32| 0| 32| 0| |tempB_load_reg_2585 | 32| 0| 32| 0| |tempResult_load_reg_3416 | 32| 0| 32| 0| |tmp_6_1_reg_3317 | 2| 0| 64| 62| |tmp_6_reg_3237 | 3| 0| 64| 61| |tmp_9_0_0_1_reg_3247 | 3| 0| 64| 61| |tmp_9_0_0_2_reg_3257 | 3| 0| 64| 61| |tmp_9_0_0_3_reg_3267 | 3| 0| 64| 61| |tmp_9_0_0_4_reg_3277 | 3| 0| 64| 61| |tmp_9_0_0_5_reg_3287 | 3| 0| 64| 61| |tmp_9_0_0_6_reg_3297 | 3| 0| 64| 61| |tmp_9_0_0_7_reg_3307 | 3| 0| 64| 61| |tmp_9_1_0_1_reg_3327 | 2| 0| 64| 62| |tmp_9_1_0_2_reg_3337 | 2| 0| 64| 62| |tmp_9_1_0_3_reg_3347 | 2| 0| 64| 62| |tmp_9_1_0_4_reg_3357 | 2| 0| 64| 62| |tmp_9_1_0_5_reg_3367 | 2| 0| 64| 62| |tmp_9_1_0_6_reg_3377 | 2| 0| 64| 62| |tmp_9_1_0_7_reg_3387 | 2| 0| 64| 62| |tmp_s_reg_3219 | 3| 0| 6| 3| +-------------------------------------+----+----+-----+-----------+ |Total |5617| 0| 6608| 991| +-------------------------------------+----+----+-----+-----------+ ================================================================ == Interface ================================================================ * Summary: +------------------------+-----+-----+------------+--------------+--------------+ | RTL Ports | Dir | Bits| Protocol | Source Object| C Type | +------------------------+-----+-----+------------+--------------+--------------+ |s_axi_AXILiteS_AWVALID | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_AWREADY | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_AWADDR | in | 6| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_WVALID | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_WREADY | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_WDATA | in | 32| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_WSTRB | in | 4| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_ARVALID | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_ARREADY | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_ARADDR | in | 6| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_RVALID | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_RREADY | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_RDATA | out | 32| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_RRESP | out | 2| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_BVALID | out | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_BREADY | in | 1| s_axi | AXILiteS | scalar | |s_axi_AXILiteS_BRESP | out | 2| s_axi | AXILiteS | scalar | |ap_clk | in | 1| ap_ctrl_hs | matrix_mult | return value | |ap_rst_n | in | 1| ap_ctrl_hs | matrix_mult | return value | |interrupt | out | 1| ap_ctrl_hs | matrix_mult | return value | |m_axi_gmem_AWVALID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_AWREADY | in | 1| m_axi | gmem | pointer | |m_axi_gmem_AWADDR | out | 32| m_axi | gmem | pointer | |m_axi_gmem_AWID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_AWLEN | out | 8| m_axi | gmem | pointer | |m_axi_gmem_AWSIZE | out | 3| m_axi | gmem | pointer | |m_axi_gmem_AWBURST | out | 2| m_axi | gmem | pointer | |m_axi_gmem_AWLOCK | out | 2| m_axi | gmem | pointer | |m_axi_gmem_AWCACHE | out | 4| m_axi | gmem | pointer | |m_axi_gmem_AWPROT | out | 3| m_axi | gmem | pointer | |m_axi_gmem_AWQOS | out | 4| m_axi | gmem | pointer | |m_axi_gmem_AWREGION | out | 4| m_axi | gmem | pointer | |m_axi_gmem_AWUSER | out | 1| m_axi | gmem | pointer | |m_axi_gmem_WVALID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_WREADY | in | 1| m_axi | gmem | pointer | |m_axi_gmem_WDATA | out | 32| m_axi | gmem | pointer | |m_axi_gmem_WSTRB | out | 4| m_axi | gmem | pointer | |m_axi_gmem_WLAST | out | 1| m_axi | gmem | pointer | |m_axi_gmem_WID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_WUSER | out | 1| m_axi | gmem | pointer | |m_axi_gmem_ARVALID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_ARREADY | in | 1| m_axi | gmem | pointer | |m_axi_gmem_ARADDR | out | 32| m_axi | gmem | pointer | |m_axi_gmem_ARID | out | 1| m_axi | gmem | pointer | |m_axi_gmem_ARLEN | out | 8| m_axi | gmem | pointer | |m_axi_gmem_ARSIZE | out | 3| m_axi | gmem | pointer | |m_axi_gmem_ARBURST | out | 2| m_axi | gmem | pointer | |m_axi_gmem_ARLOCK | out | 2| m_axi | gmem | pointer | |m_axi_gmem_ARCACHE | out | 4| m_axi | gmem | pointer | |m_axi_gmem_ARPROT | out | 3| m_axi | gmem | pointer | |m_axi_gmem_ARQOS | out | 4| m_axi | gmem | pointer | |m_axi_gmem_ARREGION | out | 4| m_axi | gmem | pointer | |m_axi_gmem_ARUSER | out | 1| m_axi | gmem | pointer | |m_axi_gmem_RVALID | in | 1| m_axi | gmem | pointer | |m_axi_gmem_RREADY | out | 1| m_axi | gmem | pointer | |m_axi_gmem_RDATA | in | 32| m_axi | gmem | pointer | |m_axi_gmem_RLAST | in | 1| m_axi | gmem | pointer | |m_axi_gmem_RID | in | 1| m_axi | gmem | pointer | |m_axi_gmem_RUSER | in | 1| m_axi | gmem | pointer | |m_axi_gmem_RRESP | in | 2| m_axi | gmem | pointer | |m_axi_gmem_BVALID | in | 1| m_axi | gmem | pointer | |m_axi_gmem_BREADY | out | 1| m_axi | gmem | pointer | |m_axi_gmem_BRESP | in | 2| m_axi | gmem | pointer | |m_axi_gmem_BID | in | 1| m_axi | gmem | pointer | |m_axi_gmem_BUSER | in | 1| m_axi | gmem | pointer | +------------------------+-----+-----+------------+--------------+--------------+